Forum  • FAQ  •  Cerca  •  Preferenze  •  Gruppi  •  Iscrizione  •  Profilo  •  Messaggi Privati  •  Login  •  Portale Rss
Calendario 
Argomento successivo
Argomento precedente

Nuovo ArgomentoRispondi Argomento precedenteSegnala via email.Elenca gli utenti che hanno consultato questa discussioneSalva l'argomento come filePrintable versionMessaggi PrivatiArgomento successivo
Autore Messaggio
Carmine83
Amministratore
Amministratore


Età: 26
Iscritto: 01 May 2006
Messaggi: 2187
Località: Avellino
italy.gif
MessaggioInviato: Mon Sep 10, 2007 8:44 am  Oggetto:  AMD Opteron Barcelona Rispondi con citazioneFine paginaTorna ad inizio pagina

Dopo una lunga attesa AMD presenta quest'oggi la prima evoluzione delle architetture K8 utilizzate nelle cpu Athlon 64 e Opteron: parliamo del progetto noto con il nome in codice di Barcelona, concretizzatosi con le prime cpu quad core della famiglia Opteron. Analizziamone le caratteristiche architetturali rispetto alle soluzioni K8, prima di poterne valutare in dettaglio le prestazioni velocistiche

Image


Henri Richard, ex Chief Sales e Marketing Officer di AMD, in una storica immagine ritratto
con un processore Barcelona e una cpu Intel Quad Core: si noti come la seconda sia composta
da due distinti die di silicio in configurazione MCP, mentre Barcelona sia un blocco unico


Image


460 milioni di transistor integrati nel die di un processore Barcelona quad core;
nuove estensioni SSE4a (EXTRQ, INSERTQ, MOVNTSS e MOVNTSD);
due nuove istruzioni integrate: LZCNT (conta quanti siano negli operanti i bit a zero iniziali) e POPCNT (conta quanti siano negli operanti i bit a uno);
tecnologia produttiva a 65 nanometri;
supporto SSE dual 128bit, contro quello a 64bit delle precedenti versioni di processore Athlon 64 e Opteron;
scheduler in virgola mobile a 36 vie, con ampiezza passata da 64 a 128 bit;
raddoppio della bandwidth delle instruction fetch, passando da 16 a 32 bytes per ciclo di clock;
nuova generazione di bus HyperTransport, revision 3.0, inizialmente solo per i processori desktop e in seguito anche sulle soluzioni server;
raddoppio del bus tra le cache L1 e L2, passato da 128bit a 256bit (2 bus indipendenti da 128bit);
prefetcher modificati per fornire dati direttamente alla cache L1;
aggiunta di un prefetcher DRAM integrato nel memory controller;
memory controller ottimizzato, specificamente sviluppato per sfruttare la presenza di 4 core;
tecnologia di virtualizzazione migliorata;
gestione del risparmio energetico più avanzata che in K8.

_________________
๑ஜ๑Il problema dell'umanità e che gli stupidi sono strasicuri di sè, mentre gli intelligenti sono pieni di dubbi๑ஜ๑

Scorpione Sesso:Maschio Maiale OfflineGalleria personale di Carmine83Consulta profilo utenteInvia un messaggio privato
Limita elenco messaggi a partire da :      
Nuovo ArgomentoRispondi Argomento precedenteSegnala via email.Elenca gli utenti che hanno consultato questa discussioneSalva l'argomento come filePrintable versionMessaggi PrivatiArgomento successivo

Argomento successivo
Argomento precedente
Non puoi scrivere nuovi messaggi
Non puoi rispondere ai messaggi
Non puoi modificare i tuoi messaggi
Non puoi cancellare i tuoi messaggi
Non puoi votare nei sondaggi
Non puoi allegare files in questo forum
Non puoi downloadare gli allegati in questo forum


Gli orari del forum sono GMT + 1
Portale Puntoinfo83 Carmine Galasso
Board Security

1445 Attacks blocked
Carmine Galasso 2006 - 2008
Rss